在北美舉辦的技術研討會上，臺積電披露了其SoIC 3D堆疊技術的最新演進路線，明確規劃了未來數年的技術突破方向。該技術通過垂直堆疊芯片實現系統級集成，被視為推動高性能計算與AI芯片發展的關鍵突破口。
SoIC（System on Integrated Chips）技術采用混合鍵合工藝，使芯片間直接通過金屬層互聯，無需依賴傳統硅通孔（TSV）技術。這種設計顯著縮短了信號傳輸路徑，功耗降低的同時延遲大幅減少。根據技術路線圖，臺積電計劃將現有6微米互連間距持續壓縮，目標在2029年實現4.5微米的行業領先水平。
該技術包含兩種主要堆疊模式：背對背（F2B）與面對面（F2F）。F2B模式因信號需穿越底層TSV和多層金屬結構，導致互連密度受限在1500個/平方毫米，且功耗與延遲較高。而F2F模式通過銅混合鍵合技術直接連接金屬層，互連密度躍升至14000個/平方毫米，性能表現接近單芯片內部通信水平。
技術迭代進程顯示，臺積電2023年已實現9微米間距的量產能力，支撐了AMD Instinct MI300系列等產品的落地。2025年將推進至6微米間距，并逐步向2029年的4.5微米目標邁進。值得注意的是，初代SoIC僅支持F2B模式，而后續演進將重點突破F2F模式的工藝挑戰。
實際應用層面，富士通Monaka數據中心處理器成為SoIC技術的標桿案例。這款搭載144個Armv9核心的CPU，通過F2F模式將采用N2工藝的計算模塊與N5工藝的SRAM芯片垂直集成，在保持高性能的同時實現了存儲與計算的緊密耦合。這種架構創新為未來異構計算提供了重要參考范式。
