在近日開幕的SEMICON Korea 2026半導體展會上，SK海力士向業(yè)界展示了其在先進存儲技術領域的最新探索成果。公司副總裁???（Lee Sunghoon）重點介紹了針對NAND閃存開發(fā)的AIP（All-in-Plug）技術，這項突破性方案有望解決3D NAND堆疊工藝中的關鍵瓶頸。
當前3D NAND制造面臨的核心挑戰(zhàn)在于層間連接工藝。傳統(tǒng)HARC（高縱橫比接觸刻蝕）技術每次僅能處理100-200層深度的垂直通道，導致廠商不得不采用多堆棧鍵合方式實現更高堆疊。這種復合工藝不僅推高了生產成本，更對生產效率和產品良率造成顯著影響。據行業(yè)數據顯示，鍵合工藝帶來的額外步驟使整體制造成本增加約15%-20%。
SK海力士推出的AIP技術通過革新蝕刻工藝，實現了單次300層以上的通道加工能力。這項突破將使蝕刻次數減少60%以上，直接降低設備折舊和材料消耗成本。公司技術團隊透露，該技術通過優(yōu)化等離子體分布和刻蝕氣體配比，在保持通道垂直精度的同時突破了現有工藝的物理極限。
目前SK海力士正加速推進AIP技術的產業(yè)化進程，計劃將其率先應用于下一代V11 NAND產品。這項技術若能如期量產，不僅將鞏固該公司在3D NAND市場的技術領先地位，更可能引發(fā)整個存儲行業(yè)的技術路線變革。業(yè)內分析人士指出，AIP技術的成熟將促使競爭對手重新評估其技術戰(zhàn)略，加速高堆疊NAND閃存的成本下降曲線。
