在人工智能技術(shù)飛速發(fā)展的當(dāng)下，傳統(tǒng)硅基芯片的局限性日益凸顯。這類芯片采用數(shù)據(jù)存儲(chǔ)與計(jì)算分離的設(shè)計(jì)架構(gòu)，在處理復(fù)雜任務(wù)時(shí)，數(shù)據(jù)需在存儲(chǔ)單元與處理器間頻繁傳輸，不僅消耗大量時(shí)間，更導(dǎo)致能源利用率低下。隨著量子計(jì)算等新興技術(shù)的崛起，硅芯片高耗能、易發(fā)熱的缺陷愈發(fā)明顯，難以滿足人工智能領(lǐng)域?qū)Ａ繑?shù)據(jù)處理的迫切需求。

面對(duì)這一挑戰(zhàn)，北京大學(xué)科研團(tuán)隊(duì)提出創(chuàng)新解決方案——開(kāi)發(fā)鐵電場(chǎng)效應(yīng)晶體管（FeFET）。這種新型晶體管模仿人類大腦的工作模式，將數(shù)據(jù)存儲(chǔ)與處理功能集成于同一單元，從根源上消除數(shù)據(jù)傳輸?shù)哪芎?。然而，早期FeFET存在致命缺陷：其工作電壓高達(dá)1.5V，遠(yuǎn)超現(xiàn)代邏輯電路0.7V的標(biāo)準(zhǔn)，導(dǎo)致能耗居高不下。科研人員形象地比喻："這就像推一扇沉重的鐵門，需要耗費(fèi)巨大力氣。"

突破性進(jìn)展來(lái)自對(duì)晶體管結(jié)構(gòu)的革命性改造。研究團(tuán)隊(duì)運(yùn)用原子級(jí)精度的加工技術(shù)，將柵電極尺寸壓縮至1納米——僅相當(dāng)于DNA分子寬度的一半。這種納米級(jí)結(jié)構(gòu)能更精準(zhǔn)地控制鐵電層電場(chǎng)，使晶體管工作電壓驟降至0.6V。實(shí)驗(yàn)數(shù)據(jù)顯示，新型晶體管的能耗僅為傳統(tǒng)FeFET的十分之一，同時(shí)保持了1.6納秒的極速響應(yīng)能力，在節(jié)能與性能間實(shí)現(xiàn)完美平衡。

這項(xiàng)成果為人工智能芯片發(fā)展開(kāi)辟新路徑。相比通過(guò)擴(kuò)大芯片尺寸提升算力的傳統(tǒng)方法，新型FeFET通過(guò)架構(gòu)創(chuàng)新實(shí)現(xiàn)性能躍升，其微米級(jí)尺寸更符合集成電路小型化趨勢(shì)。目前，北京大學(xué)已為該技術(shù)申請(qǐng)專利保護(hù)，相關(guān)工藝有望推動(dòng)數(shù)據(jù)中心向綠色節(jié)能轉(zhuǎn)型，并為高性能計(jì)算芯片設(shè)計(jì)提供全新范式。

科研團(tuán)隊(duì)透露，這項(xiàng)突破不僅限于當(dāng)前成果，其技術(shù)原理為開(kāi)發(fā)亞1納米級(jí)芯片節(jié)點(diǎn)提供了理論支撐。隨著研究深入，未來(lái)可能誕生更小尺寸、更低功耗的智能芯片，為人工智能、物聯(lián)網(wǎng)等領(lǐng)域帶來(lái)顛覆性變革。這項(xiàng)由中國(guó)科學(xué)家主導(dǎo)的原始創(chuàng)新，正在重新定義集成電路的發(fā)展邊界。