在芯片技術(shù)領(lǐng)域，一項(xiàng)突破性成果引發(fā)廣泛關(guān)注。美國多所高校的工程師團(tuán)隊(duì)與SkyWater Technology公司攜手，成功研發(fā)出一款具有獨(dú)特架構(gòu)的新型多層計(jì)算機(jī)芯片，為人工智能硬件發(fā)展帶來新契機(jī)。

這款新型芯片采用三維（3D）架構(gòu)，與當(dāng)前主流的平面化二維（2D）芯片截然不同。其關(guān)鍵超薄組件像摩天大樓的樓層一樣垂直堆疊，內(nèi)部的垂直布線如同大量高速電梯，能實(shí)現(xiàn)快速、大規(guī)模的數(shù)據(jù)傳輸。憑借創(chuàng)紀(jì)錄的垂直互連密度以及精心交織的存儲(chǔ)單元與計(jì)算單元，該芯片有效解決了長期制約平面芯片性能提升的瓶頸問題。

傳統(tǒng)2D芯片存在明顯局限。所有組件都布置在單一平面，內(nèi)存分布稀疏且有限，數(shù)據(jù)只能通過少數(shù)幾條冗長擁擠的路徑傳輸。由于計(jì)算單元運(yùn)行速度遠(yuǎn)快于數(shù)據(jù)移動(dòng)速度，且芯片無法在附近集成足夠內(nèi)存，系統(tǒng)常常被迫等待數(shù)據(jù)，這一現(xiàn)象被工程師稱為“內(nèi)存墻”，即處理速度超過芯片數(shù)據(jù)傳輸能力的臨界點(diǎn)。

卡內(nèi)基梅隆大學(xué)電氣與計(jì)算機(jī)工程助理教授、該論文資深作者Tathagata Srimani表示，通過將內(nèi)存與計(jì)算單元垂直集成，能夠更快地傳輸更多數(shù)據(jù)，就像高層建筑中的多部電梯能同時(shí)運(yùn)送大量住戶上下樓層一樣。Srimani最初是在斯坦福大學(xué)William E. Ayer講席教授、計(jì)算機(jī)科學(xué)教授Subhasish Mitra指導(dǎo)下從事博士后研究時(shí)啟動(dòng)了這項(xiàng)工作。

初步硬件測(cè)試顯示，該原型芯片的性能比同類2D芯片高出約4倍。對(duì)更高堆疊層數(shù)的未來版本進(jìn)行的仿真表明，性能提升更為顯著。在真實(shí)AI工作負(fù)載（包括源自meta開源LLaMA模型的任務(wù)）下，增加更多層級(jí)的設(shè)計(jì)可實(shí)現(xiàn)最高達(dá)12倍的性能提升。

研究團(tuán)隊(duì)還指出，該設(shè)計(jì)為實(shí)現(xiàn)能效 - 延遲乘積（EDP）提升100至1000倍開辟了切實(shí)可行的路徑。EDP是衡量速度與能效平衡的關(guān)鍵指標(biāo)。通過大幅縮短數(shù)據(jù)傳輸距離并增加大量垂直通路，該芯片能夠同時(shí)實(shí)現(xiàn)更高的吞吐量和更低的單位操作能耗，這種組合長期以來被認(rèn)為是傳統(tǒng)平面架構(gòu)難以達(dá)到的目標(biāo)。

賓夕法尼亞大學(xué)電氣與系統(tǒng)工程助理教授、該研究共同作者Robert M. Radway稱，“內(nèi)存墻”與“微縮墻”構(gòu)成了致命組合。團(tuán)隊(duì)通過緊密集成內(nèi)存與邏輯單元，并以極高密度向上構(gòu)建，正面迎擊這一挑戰(zhàn)，就好比在計(jì)算領(lǐng)域打造了曼哈頓，能在更小的空間內(nèi)容納更多“居民”。

盡管學(xué)術(shù)界此前已研制過實(shí)驗(yàn)性3D芯片，但此次是首次在商業(yè)晶圓代工廠成功制造出具備明確性能優(yōu)勢(shì)的3D芯片。參與研發(fā)的還有斯坦福大學(xué)、麻省理工學(xué)院的工程師們。Subhasish Mitra表示，這為芯片制造與創(chuàng)新開啟了一個(gè)新時(shí)代，此類突破才能滿足未來人工智能系統(tǒng)對(duì)硬件性能千倍提升的需求。