負責制定PCIe及相關標準的權威組織PCI-SIG，近日對外公布了PCIe 8.0規格的0.5版草案。這一版本已明確了核心概念與主要運行機制，覆蓋了電氣、邏輯、兼容性以及軟件架構等多個層面。PCI-SIG的成員企業現已能夠基于該草案開展原型開發工作，并提交最終的設計提案。
根據0.5版草案的詳細規范，PCIe 8.0將保持256 GT/s的高速傳輸速率，并采用先進的PAM4信號技術。同時，該版本還引入了前向錯誤修正（FEC）機制，使用Flit Mode編碼方式，并進行了提升頻寬效率的協議優化。PCIe 8.0還確保了與前代版本的向下兼容性，并計劃采用正在評估中的新型連接器技術。
PCI-SIG公布的帶寬數據顯示，PCIe 8.0將顯著提升數據傳輸速度。具體而言，x16鏈路的傳輸速度將高達1TB/s，而x4鏈路也能達到256GB/s。這一巨大的I/O帶寬提升，對于未來的加速器、網卡、固態硬盤以及與CXL相關的平臺設計而言，無疑將帶來革命性的影響。
然而，由于0.5版草案并非最終定稿，因此部分參數和協議優化仍有可能根據實際需求進行進一步調整。盡管如此，AMD、英特爾、英偉達等大型硬件廠商以及IP與PHY供應商，已經基于該草案開始了早期原型設計與架構的開發工作。雖然仍需預留一定的規格變動空間，但整體規格已經成熟到足以正式啟動研發工作。
值得注意的是，PCI-SIG還在持續評估新型連接器技術，這暗示著現有的銅線實體層技術可能已經逐漸逼近其性能極限。在PCIe 5.0與PCIe 6.0時代，信號損耗、串擾與反射等問題就已經成為制約性能提升的重大挑戰。而到了PCIe 8.0的256 GT/s傳輸速度下，這些問題可能會進一步加劇。
面對這一挑戰，傳統的PCIe插槽與主板走線可能無法在可接受的功耗與延遲下維持良好的信號完整性。因此，PCI-SIG可能會考慮重新設計PCIe插槽，例如采用更高級的材料、更嚴格的公差控制，或者再次縮短電氣傳輸路徑，并增加redriver數量以維持信號質量。盡管如此，由于PCI-SIG仍希望保持與前代版本的向下兼容性，因此預計不會在連接器層面進行過于激進的大規模改版。據悉，PCIe 8.0標準預計將于2028年完成最終正式定案。
